D39820.id121049.diff
No OneTemporary
Actions

Size

1 KB

Referenced Files

None

Subscribers

None

D39820.id121049.diff
View Options

	diff --git a/sys/arm64/arm64/disassem.c b/sys/arm64/arm64/disassem.c
	--- a/sys/arm64/arm64/disassem.c
	+++ b/sys/arm64/arm64/disassem.c
	@@ -52,18 +52,18 @@
	"w0", "w1", "w2", "w3", "w4", "w5", "w6", "w7",
	"w8", "w9", "w10", "w11", "w12", "w13", "w14", "w15",
	"w16", "w17", "w18", "w19", "w20", "w21", "w22", "w23",
	- "w24", "w25", "w26", "w27", "w28", "w29", "w30", "wSP",
	+ "w24", "w25", "w26", "w27", "w28", "w29", "w30", "wsp",
	};

	static const char *x_reg[] = {
	"x0", "x1", "x2", "x3", "x4", "x5", "x6", "x7",
	"x8", "x9", "x10", "x11", "x12", "x13", "x14", "x15",
	"x16", "x17", "x18", "x19", "x20", "x21", "x22", "x23",
	- "x24", "x25", "x26", "x27", "x28", "x29", "LR", "SP",
	+ "x24", "x25", "x26", "x27", "x28", "x29", "lr", "sp",
	};

	static const char *shift_2[] = {
	- "LSL", "LSR", "ASR", "RSV"
	+ "lsl", "lsr", "asr", "rsv"
	};

	/*
	@@ -194,6 +194,8 @@
	TYPE_02, OP_SF32 }, /* immediate unsigned */
	{ "strh", "01111000001\|RM(5)\|OPTION(3)\|SCALE(1)\|10\|RN(5)\|RT(5)",
	TYPE_02, OP_SF32 }, /* strh register */
	+ { "and", "SF(1)\|0001010\|SHIFT(2)\|0\|RM(5)\|IMM(6)\|RN(5)\|RD(5)",
	+ TYPE_01, 0 },
	{ NULL, NULL }
	};

	@@ -434,7 +436,7 @@
	if (imm != 0 \|\| shift != 0)
	di->di_printf(", #0x%x", imm);
	if (shift != 0)
	- di->di_printf(" LSL #12");
	+ di->di_printf(" lsl #12");
	}
	break;
	case TYPE_02:
	@@ -524,7 +526,7 @@
	di->di_printf(", sxtx #%d", amount);
	break;
	default:
	- di->di_printf(", RSVD");
	+ di->di_printf(", rsv");
	break;
	}
	di->di_printf("]");